机译:基于H.264上下文的自适应二进制算法解码的高吞吐量VLsI体系结构设计与前瞻性分配
机译:高吞吐量VLSI架构,用于基于H.264 / AVC上下文的自适应二进制算术编码(CABAC)解码
机译:高吞吐量VLSI架构,用于基于H.264 / AVC上下文的自适应二进制算术编码(CABAC)解码
机译:H.264 / AVC中基于上下文的自适应二进制算术解码的高性能FPGA实现
机译:H.264基于上下文的自适应二进制算术解码的高吞吐量VLSI架构设计,请注意前瞻解析
机译:用于Turbo代码解码器,LDPC代码解码器和列表球形解码器的VLSI架构
机译:DCRAM架构的排序过滤的VLSI设计研究
机译:H.264 / AVC解码器中基于上下文的自适应二进制算术编码(CABAC)的复杂度建模